2008-09-19から1日間の記事一覧

Verilog 4ビット加算器

PLD

module adder(A , B , X ,carry); input [3:0] A , B ; output [3:0] X ; output carry ;wire [3:0] A , B , X ; wire carry ;assign {carry , X} = A + B ; endmodule